Hierarchical Design 계층구조 설계

[Hierarchical Design] 계층구조 설계는 하나의 회로도에 다른 회로도를 대표하는 심벌(블럭)을 포함하는 구조를 말한다. 이는 Block, Port, Pin 등을 사용하여 상위와 하위 회도로를 연결하며 같은 등급의 회로도면은 Off-Page Connector로 연결된다.

Capture에서는 계층구조를 만들기 위해서 회로도 폴더를 첨부 할 수 있다. 부품에 회로도 폴더를 첨부 할 때는 그 이름을 지정하거나 그 폴더를 포함하고 있는 프로젝트의 이름을 지정한다.

이렇게 부품에 회로도 폴더를 첨부하면 부품과 같은 라이브러리로 옮겨서 다른 설계에서도 똑같이 사용할 수 있다. 만약 첨부만하고 폴더가 생성되지 않은 경우 해당 부품에서 하위 계층구조로 이동할 때 폴더가 생성되며 하위 계층 구조로 이동하기 위해서는 부품 인스턴스가 Nonprimitive여야 한다.

계층구조 블럭 입력

블럭은 하나의 회로도면을 대표하는 심벌이라고 생각하면 될 것 같다. 직접 설계를 하면서 이해해보자.

먼저 Hierarchical Block를 작성하기 위해서 툴바에서 선택한 후 Reference에 이름을 입력하고 하위 계층 구조로 이동하기 위해서 Primitive는 No를 선택한다. 그리고 아직 하위 구조가 없기 때문에 Implementation Type를 Schematic View를 선택한다.

이렇게 설정하면 하위 구조로 이동할 때 폴더가 자동 작성된다. 

같은 방법으로 AD-DA_CONV와 DOT_MATRIX 그리고 INTERFACE라는 블럭을 그린 후 74LS138과 CON8은 Place Part 명령으로 입력을 했는데 이렇게 네 개의 블럭을 그리면 저 블럭들이 그 안에 각각의 회로도면을 포함하고 있다고 생각하면 될 것 같다.

그리고 이 블럭과 그 안에 있는 회로도면은 핀과 포트로 연결되어 정보를 교환한다.

포트(Port)와 핀(Pin)의 입력

포트(Port)는 하위에 위치해서 상위(블럭)의 핀(Pin)과 연결된다. 다른 계층구조의 포트라고 하더라도 이름이 같으면 연결이 가능하며 같은 회로도 내에 있으면서 같은 이름을 갖는 Off-page Connector에도 연결이 가능하다.

포트의 연결 신호는 3-state, Bidirectional, Input, Open Collector, Open Emitter, Output, Passive, Power 등이 있고 Pin은 상위 회로도 블럭 안에 위치하며 하위에 있는 포트와 같은 이름을 설정해야 하는데 우선은 작성하고 있는 예제에 포트와 핀을 연결해보고 더 깊이 들어가보도록 하자.

그림과 같이 각 블럭에 핀을 입력하고 버스와 와이어를 이용해서 서로를 연결했다. 이제 이 블럭들의 내용에 해당하는 하위 폴더의 회로도면을 생성해보도록 하자.

앞에서 정리했듯이 블럭의 핀을 입력하면 포트는 하위 회로도에 자동으로 생성이 되는데 하위 회로도 생성을 위해서 블럭을 오른쪽 마우스 클릭한다.

많은 메뉴들이 보이는데 이 중 [Descend Hierarchy] 메뉴를 선택하면 아래 그림처럼 루트 회로 밑으로 폴더가 생성되면서 회로도면도 함께 생성이 된다.

각 블럭에 맞게 폴더가 생성되고 회로도면이 만들어지는데 이렇게 생성된 회로도면을 들여다보면...

상위 블럭에서 입력한 핀들에 대칭해서 포트가 자동 생성된 걸 확인할 수 있다. 이제 이 각각의 회로도 안에 들어갈 내용들을 추가해서 설계를 하면 되는데 그 양이 꽤 방대하기 때문에 관련 내용은 다음 글에 이어서 하나씩 정리하기로 하고 오늘은 계층구조 설계의 기본 개념을 잡았으니 마무리 하기로 한다.